Contact : T. Carle, C. Rochange
Organisation : IRIT
Description du projet :
Ce projet consiste en la participation à la 3ème édition du concours RISC-V proposé par Thales et le GdR SoC du CNRS autour du jeu d'instruction RISC-V et du softcore CV32A6 fourni par Thales. Les détails du sujet du concours de cette année ne sont pas encore connus, mais la pré-annonce officielle suggère une problématique autour de la sécurité (voir fichier joint). Nous souhaitons inscrire une équipe de 4 ou 5 étudiant.es motivé.es.
Il y a 2 ans, une équipe du master SIAME (ancêtre de SECIL) a terminé 2ème à ce concours. Ferez-vous mieux cette année ? Voir fichier ci-joint.
Mots-clé : RISC-V, systemVerilog, FPGA
Ressources :