Contact : Thomas Carle, Christine Rochange, Pascal Sainrat, François Thiebolt

Email : christine.rochange@irit.fr

Organisation : IRIT - Université de Toulouse 3

Année : M2

Projet : Concours OpenHW : optimisation d'un processeur RISC-V sur FPGA

Description du projet : Dans le cadre de l’avènement du « open hardware » et plus particulièrement de l’ISA RISC-V, Thales en collaboration avec le GDR SoC2 et le CNFM organiser le premier concours de design Open-HW.

Ce concours pour objet l’optimisation de l’implémentation sur cible FPGA d’un coeur de processeur dénommé ARIANE (nom de code : CVA6, décrit en System-Verilog, développé à ETH Zürich). Un kit de démarrage contenant le code du processeur (en version 32 bits) ainsi que les BSP et autres benchmarks, scripts de simulation et d’évaluation, sera fourni.

Le concours est ouvert à des équipes d'étudiants de M2 inscrits dans des établissements français.